#### MIS TRANSISTOR

Patent number:

JP7094744

**Publication date:** 

1995-04-07

Inventor:

ISHIKAWA JUN; SATO TOSHIHIRO; SHIMOMURA

SHIGEO; KOSHI HIROBUMI; HAYATA HIROKO

Applicant:

HITACHI LTD; HITACHI DEVICE ENG

Classification:

- International:

G02F1/136; G02F1/133; G02F1/1368; H01L29/78;

H01L29/786; G02F1/13; H01L29/66; (IPC1-7):

H01L29/786; G02F1/133; G02F1/136


- european:

Application number: JP19930233756 19930920 Priority number(s): JP19930233756 19930920

Report a data error here

### Abstract of JP7094744

PURPOSE:To increase ON characteristics and prevent leakage current from occurring at OFF without enlarging an occupied area, by dividing a channel layer formed between a source region and a drain region into a plurality of areas along its channel width. CONSTITUTION: A source electrode 405 and a drain electrode 404 formed on both sides of a gate electrode 402, respectively, in parallel thereto, are connected via a through hole provided respectively in a silicon nitride film 405 to a source region and a drain region formed in a semiconductor layer 401. An MIS transistor formed in this manner is formed by being split into a plurality of areas along a channel width as a channel layer formed between the source region and the drain region forms a groove 410 in the semiconductor layer 401. Consequently, there is an increase in the number of sides in each channel layer corresponding to its channel length, thus increasing an ON current.



Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁 (JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平7-94744

(43)公開日 平成7年(1995)4月7日

(51) Int. Cl. <sup>6</sup> HO1L 29/786	識別記号		F I					
G02F 1/133	520	9056-4M						
1/136	500							
			H01L 29/78	311 H				
			審査請求	未請求	請求項	の数 1	OL	(全19頁)
(21)出願番号	特願平5-233756 (71)出願人 000005108 株式会社日立製作所							
(22) 出願日	平成5年(1993)9月20日			東京都千	代田区和	田駿河	可台四丁	目6番地
			(71)出願人	00023308	38		•	
				日立デバ 千葉県茂				株式会社
			(72)発明者	石川 糾	į			
				千葉県茂 エンジニ	-			立デバイス
			(72)発明者	佐藤 铋	(浩			
				千葉県茂	医原市早野	<b>₹</b> 3300₹	路地 株	式会社日立
				製作所電	子デバイ	【ス事業	能部内	
			(74)代理人	弁理士	秋田 4	区喜		
							ł	最終頁に続く


# (54) 【発明の名称】 MISトランジスタ

# (57)【要約】

【目的】 占有面積を大きくせずに、ON特性の向上、 さらにはOFF時のリーク電流の発生を防止できる。

【構成】 半導体基板の表面に形成されたソース領域とドレイン領域との間に、各領域を結ぶ方向の辺をチャネル長とし該辺に交差する方向の辺をチャネル幅とするチャンネル層を形成するためのゲート電極が絶縁膜を介して形成されているMISトランジスタにおいて、前記チャネル層は、そのチャネル幅に沿って複数に分割されている。

# 図1





(2)

特開平7-94744

### 【特許請求の範囲】

【請求項1】 半導体基板の表面に形成されたソース領 域とドレイン領域との間に、各領域を結ぶ方向の辺をチ ャネル長とし該辺に交差する方向の辺をチャネル幅とす るチャンネル層を形成するためのゲート電極が絶縁膜を 介して形成されているMISトランジスタにおいて、 前記チャネル層は、そのチャネル幅に沿って複数に分割 されていることを特徴とするMISトランジスタ。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、MISトランジスタに 係り、たとえば液晶表示基板の駆動回路に組み込まれる MISトランジスタの改良に関する。

#### [0002]

【従来の技術】たとえば、アクティブ・マトリックス型 の液晶表示基板は、その端子に垂直走査回路および映像 信号駆動回路が接続されて用いられる。

【0003】そして、これら垂直走査回路および映像信 号駆動回路のそれぞれには、いくつかのスイッチング素 子が組み込まれており、これらスイッチング素子はその 20 半導体層が多結晶シリコン膜からなるSMIS構造の薄 膜トランジスタ (TFT) からなっている。

#### [0004]

【発明が解決しようとする課題】しかしながら、このよ うな垂直走査回路および映像信号駆動回路に組み込まれ ている薄膜トランジスタは高速駆動できることが要望さ れている。

【0005】液晶表示部の高精細化にともない、前配各 回路の高速駆動が必要となるからである。

【0006】特に、映像信号駆動回路の薄膜トランジス 30 タにおいては、選択された書き込み時間の間に、それぞ れの画素に信号電圧を書き込むに充分なON/OFF特 性が要求される。

【0007】そこで、該薄膜トランジスタにおいて、そ のチャネル幅を大きくしたものが知られているが、その 占有面積が大きくなるにも拘らず、それ程の効果を期待 できるものではなく、OFF時におけるリーク電流が増 大するという問題が指摘されるに到った。

【0008】それ故、本発明はこのような事情に基づい てなされたものであり、その目的とするところのもの は、占有面積を大きくせずに、ON特性の向上、さらに はOFF時のリーク電流の発生を防止できるMISトラ ンジスタを提供するにある。

# [0009]

【課題を解決するための手段】このような目的を達成す ために本発明は、基本的には、半導体基板の表面に形成 されたソース領域とドレイン領域との間に、各領域を結 ぶ方向の辺をチャネル長とし該辺に交差する方向の辺を チャネル幅とするチャンネル層を形成するためのゲート 電極が絶縁膜を介して形成されているMISトランジス 50 る。透明ガラス基板SUB1、SUB2の両面にはディ

夕において、前記チャネル層は、そのチャネル幅に沿っ て複数に分割されていることを特徴とするものである。 [0010]

【作用】このように構成したMISトランジスタは、ソ ース領域とドレイン領域との間に形成されるチャネル層 をそのチャネル幅に沿って複数に分割して形成されるこ とになる。

【0011】このようにすることによって、各チャネル 層においてそのチャネル長に相当する辺部の数が増大 10 し、ON電流が増大することになる。

【0012】すなわち、MISトランジスタにおけるO N電流は、チャネル層のチャネル長に相当する辺部に集 中するという事実が判明し、チャネル幅を大きくするこ とよりも、上述のようにチャネル長に相当する辺部の数 を増大させた方が効果的であることが判った。

【0013】このことは、MISトランジスタの占有面 積を増大させることなく、複数のチャネル層を形成する ことができることになり、必然的にチャネル層の占有面 確を小さくなることからOFF時におけるリーク電流も 小さくすることができるようになる。

【実施例】本発明、本発明の更に他の目的及び本発明の 更に他の特徴は図面を参照した以下の説明から明らかと なるであろう。

【0015】《アクティブ・マトリクス液晶表示装置》 以下、アクティブ・マトリクス方式のカラー液晶表示装 置にこの発明を適用した実施例を説明する。なお、以下 説明する図面で、同一機能を有するものは同一符号を付 け、その繰り返しの説明は省略する。

【0016】《マトリクス部の概要》図2はこの発明が 適用されるアクティブ・マトリクス方式カラー液晶表示 装置の一画素とその周辺を示す平面図、図3は図2の3 - 3 切断線における断面を示す図、図 4 は図 2 の 4 - 4 切断線における断面図である。

【0017】図2に示すように、各画素は隣接する2本 の走査信号線(ゲート信号線または水平信号線)GL と、隣接する2本の映像信号線(ドレイン信号線または 垂直信号線) DLとの交差領域内(4本の信号線で囲ま れた領域内)に配置されている。各画素は薄膜トランジ 40 スタTFT、透明画業電極ITO1および保持容量素子 Caddを含む。走査信号線GLは図では左右方向に延在 し、上下方向に複数本配置されている。映像信号線DL は上下方向に延在し、左右方向に複数本配置されてい

【0018】図3に示すように、液晶層LCを基準にし て下部透明ガラス基板SUB1 側には薄膜トランジスタ <u>TFTおよび透明画案電極1TO1が形成され、上部透</u> 明ガラス基板SUB2側にはカラーフィルタFIL、遮 光用プラックマトリクスパターンBMが形成されてい

(3)

特開平7-94744

3

ップ処理等によって形成された酸化シリコン膜SIOが 設けられている。

【0019】上部透明ガラス基板SUB2の内側(液晶LC側)の表面には、遮光膜BM、カラーフィルタFIL、保護膜PSV2、共通透明画素電極ITO2(COM)および上部配向膜ORI2が順次積層して設けられている。

【0020】《マトリクス周辺の概要》図5は上下のガラス基板SUB1、SUB2を含む表示パネルPNLのマトリクス(AR)周辺の要部平面を、図6はその周辺 10部を更に誇張した平面を、図7は図5及び図6のパネル左上角部に対応するシール部SL付近の拡大平面を示す図である。また、図8は図3の断面を中央にして、左側に図7の8a-8a切断線における断面を、右側に映像信号駆動回路が接続されるべき外部接続端子DTM付近の断面を示す図である。同様に図9は、左側に走査回路が接続されるべき外部接続端子GTM付近の断面を、右側に外部接続端子が無いところのシール部付近の断面を示す図である。

【0021】このパネルの製造では、小さいサイズであ 20 ればスループット向上のため1枚のガラス基板で複数個 分のデバイスを同時に加工してから分割し、大きいサイ ズであれば製造設備の共用のためどの品種でも標準化さ れた大きさのガラス基板を加工してから各品種に合った サイズに小さくし、いずれの場合も一通りの工程を経て からガラスを切断する。図5~図7は後者の例を示すも ので、図5、図6の両図とも上下基板SUB1, SUB 2の切断後を、図7は切断前を表しており、LNは両基 板の切断前の縁を、CT1とCT2はそれぞれ基板SU B1、SUB2の切断すべき位置を示す。いずれの場合 30 も、完成状態では外部接続端子群Tg、Td(添字略) が存在する(図で上下辺と左辺の)部分はそれらを露出 するように上側基板SUB2の大きさが下側基板SUB 1よりも内側に制限されている。端子群Tg, Tdはそ れぞれ後述する走査回路接続用端子GTM、映像信号回 路接続用端子DTMとそれらの引出配線部を集積回路チ ップCHIが搭載されたテープキャリアバッケージTC P(図18、図19)の単位に複数本まとめて名付けた ものである。各群のマトリクス部から外部接続端子部に 至るまでの引出配線は、両端に近づくにつれ傾斜してい 40 る。これは、パッケージTCPの配列ピッチ及び各パッ ケージTCPにおける接続端子ピッチに表示パネルPN Lの端子DTM, GTMを合わせるためである。

【0022】透明ガラス基板SUB1、SUB2の間にはその縁に沿って、液晶封入口INJを除き、液晶LCを封止するようにシールパターンSLが形成される。シール材は例えばエポキシ樹脂から成る。上部透明ガラス基板SUB2側の共通透明画素電極ITO2は、少なくとも一箇所において、本実施例ではパネルの4角で銀ペースト材AGPによって下部透明ガラス基板SUB1側

に形成されたその引出配線INTに接続されている。この引出配線INTは後述するゲート端子GTM、ドレイン端子DTMと同一製造工程で形成される。

【0023】配向膜ORII、ORI2、透明画素電極ITO1、共通透明画素電極ITO2、それぞれの層は、シールパターンSLの内側に形成される。偏光板POL1、POL2はそれぞれ下部透明ガラス基板SUB1、上部透明ガラス基板SUB2の外側の表面に形成されている。液晶LCは液晶分子の向きを設定する下部配向膜ORIIと上部配向膜ORI2との間でシールパターンSLで仕切られた領域に封入されている。下部配向膜ORI1は下部透明ガラス基板SUB1側の保護膜PSV1の上部に形成される。

【0024】この液晶表示装置は、下部透明ガラス基板 SUB1側、上部透明ガラス基板SUB2側で別個に種 々の層を積み重ね、シールパターンSLを基板SUB2 側に形成し、下部透明ガラス基板SUB1と上部透明ガ ラス基板SUB2とを重ね合わせ、シール材SLの開口 部INJから液晶LCを注入し、注入口INJをエポキ シ樹脂などで封止し、上下基板を切断することによって 組み立てられる。

【0025】《薄膜トランジスタTFT》次に、図2、図3に戻り、TFT基板SUB1側の構成を詳しく説明する。

【0026】薄膜トランジスタTFTは、ゲート電極G Tに正のパイアスを印加すると、ソースードレイン間の チャネル抵抗が小さくなり、パイアスを零にすると、チャネル抵抗は大きくなるように動作する。

【0027】各画案には複数(2つ)の薄膜トランジスタTFT1、TFT2が冗長して設けられる。薄膜トランジスタTFT1、TFT2のそれぞれは、実質的に同一サイズ(チャネル長、チャネル幅が同じ)で構成され、ゲート電極GT、ゲート絶縁膜GI、i型(真性、intrinsic、導電型決定不純物がドープされていない)非晶質シリコン(Si)からなるi型半導体層AS、一対のソース電極SD1、ドレイン電極SD2を有す。なお、ソース、ドレインは本来その間のパイアス極性によって決まるもので、この液晶表示装置の回路ではその極性は動作中反転するので、ソース、ドレインは動作中入れ替わると理解されたい。しかし、以下の説明では、便宜上一方をソース、他方をドレインと固定して表現する

【0028】《ゲート電極GT》ゲート電極GTは走査信号線GLから垂直方向に突出する形状で構成されている(T字形状に分岐されている)。ゲート電極GTは薄膜トランジスタTFT1、TFT2のそれぞれの能動領域を越えるよう突出している。薄膜トランジスタTFT

基板SUB2側の共通透明画素電極ITO2は、少なぐ 1、TFT2のそれぞれのゲート電極GTは、一体にとも一箇所において、本実施例ではパネルの4角で銀ペ (共通のゲート電極として)構成されており、走査信号 ースト材AGPによって下部透明ガラス基板SUB1側 50 線GLに連続して形成されている。本例では、ゲート電

特開平7-94744

5

極GTは、単層の第2導電膜g2で形成されている。第2導電膜g2としては例えばスパッタで形成されたアルミニウム(A1)膜が用いられ、その上にはA1の陽極酸化膜AOFが設けられている。

[0029] このゲート電極GTはi型半導体層ASを完全に覆うよう(下方からみて) それより大き目に形成され、i型半導体層ASに外光やバックライト光が当たらないよう工夫されている。

【0030】《走査信号線GL》走査信号線GLは第2 導電膜g2で構成されている。この走査信号線GLの第 10 2導電膜g2はゲート電極GTの第2導電膜g2と同一 製造工程で形成され、かつ一体に構成されている。また、走査信号線GL上にもA1の陽極酸化膜AOFが設けられている。

【0031】《絶縁膜GI》絶縁膜GIは、薄膜トランジスタTFT1、TFT2において、ゲート電極GTと共に半導体層ASに電界を与えるためのゲート絶縁膜として使用される。絶縁膜GIはゲート電極GTおよび走査信号線GLの上層に形成されている。絶縁膜GIとしては例えばプラズマCVDで形成された窒化シリコン膜20が選ばれ、1200~2700Aの厚さに(本実施例では、2000A程度)形成される。ゲート絶縁膜GIは図7に示すように、マトリクス部ARの全体を囲むように形成され、周辺部は外部接続端子DTM、GTMを露出するよう除去されている。絶縁膜GIは走査信号線GLと映像信号線DLの電気的絶縁にも寄与している。

【0032】《i型半導体層AS》i型半導体層ASは、本例では薄膜トランジスタTFT1、TFT2のそれぞれに独立した島となるよう形成され、非晶質シリコンで、200~2200人の厚さに(本実施例では、2000人程度の膜厚)で形成される。層d0はオーミックコンタクト用のリン(P)をドープしたN(+)型非晶質シリコン半導体層であり、下側にi型半導体層ASが存在し、上側に導電層d2(d3)が存在するところのみに残されている。

【0033】i型半導体層ASは走査信号線GLと映像信号線DLとの交差部(クロスオーバ部)の両者間にも設けられている。この交差部のi型半導体層ASは交差部における走査信号線GLと映像信号線DLとの短絡を低減する。

【0034】《透明画素電極ITO1》透明画素電極ITO1は液晶表示部の画素電極の一方を構成する。

【0035】透明画素電極ITO1は薄膜トランジスタ TFT1のソース電極SD1および薄膜トランジスタT FT2のソース電極SD1の両方に接続されている。こ のため、薄膜トランジスタTFT1、TFT2のうちの 1つに欠陥が発生しても、その欠陥が副作用をもたらす 場合はレーザ光等によって適切な箇所を切断し、そうで ない場合は他方の薄膜トランジスタが正常に動作してい るので放置すれば良い。透明画素電極ITO1は第1導 50

電膜d1によって構成されており、この第1導電膜d1 はスパッタリングで形成された透明導電膜(Indium-Tin-Oxide ITO:ネサ膜)からなり、1000~200 0人の厚さに(本実施例では、1400人程度の膜厚) 形成される。

【0036】《ソース電極SD1、ドレイン電極SD2》ソース電極SD1、ドレイン電極SD2のそれぞれは、N(+)型半導体層d0に接触する第2導電膜d2とその上に形成された第3導電膜d3とから構成されている。

【0037】第2導電膜d2はスパッタで形成したクロム(Cr)膜を用い、500~1000Aの厚さに(本実施例では、600A程度)で形成される。Cr膜は膜厚を厚く形成するとストレスが大きくなるので、2000A程度の膜厚を越えない範囲で形成する。Cr膜はN(+)型半導体層d0との接着性を良好にし、第3導電膜d3のAlがN(+)型半導体層d0に拡散することを防止する(いわゆるパリア層の)目的で使用される。第2導電膜d2として、Cr膜の他に高融点金属(Mo、Ti、Ta、W)膜、高融点金属シリサイド(MoSi、TiSi、TaSi、WSi、)膜を用いてもよい。

【0038】第3導電膜d3はA1のスパッタリングで3000~5000Aの厚さに(本実施例では、4000A程度)形成される。A1膜はCr膜に比べてストレスが小さく、厚い膜厚に形成することが可能で、ソース電極SD1、ドレイン電極SD2および映像信号線DLの抵抗値を低減したり、ゲート電極GTやi型半導体層ASに起因する段差乗り越えを確実にする(ステップカバーレッジを良くする)働きがある。

【0039】第2導電膜d2、第3導電膜d3を同じマスクパターンでパターニングした後、同じマスクを用いて、あるいは第2導電膜d2、第3導電膜d3をマスクとして、N(+)型半導体層d0が除去される。つまり、i型半導体層AS上に残っていたN(+)型半導体層d0は第2導電膜d2、第3導電膜d3以外の部分がセルフアラインで除去される。このとき、N(+)型半導体層d0はその厚さ分は全て除去されるようエッチングされるので、i型半導体層ASも若干その表面部分がエッチン40 グされるが、その程度はエッチング時間で制御すればよい。

【0040】《映像信号線DL》映像信号線DLはソース電極SD1、ドレイン電極SD2と同層の第2導電膜d2、第3導電膜d3で構成されている。

【0041】《保護膜PSV1》薄膜トランジスタTF Tおよび透明画素電極ITO1上には保護膜PSV1が 設けられている。保護膜PSV1は主に薄膜トランジス タTFTを湿気等から保護するために形成されており、 透明性が高くしかも耐湿性の良いものを使用する。保護 膜PSV1はたとえばプラスマCVD装置で形成した酸 (5)

特開平7-94744

化シリコン膜や窒化シリコン膜で形成されており、1μ m程度の膜厚で形成する。

【0042】保護膜PSV1は図7に示すように、マト リクス部ARの全体を囲むように形成され、周辺部は外 部接続端子DTM、GTMを露出するよう除去され、ま た上基板側SUB2の共通電極COMを下側基板SUB 1の外部接続端子接続用引出配線 INTに銀ペーストA GPで接続する部分も除去されている。保護膜PSV1 とゲート絶縁膜GIの厚さ関係に関しては、前者は保護 効果を考え厚くされ、後者はトランジスタの相互コンダ 10 クタンスgmを薄くされる。従って図7に示すように、 保護効果の高い保護膜PSV1は周辺部もできるだけ広 い範囲に亘って保護するようゲート絶縁膜GIよりも大 きく形成されている。

【0043】《遮光膜BM》上部透明ガラス基板SUB 2 側には、外部光又はバックライト光が i 型半導体層 A Sに入射しないよう遮光膜BMが設けられている。図2 に示す遮光膜BMの閉じた多角形の輪郭線は、その内側 が遮光膜BMが形成されない開口を示している。遮光膜 BMは光に対する遮蔽性が高いたとえばアルミニウム膜 20 やクロム膜等で形成されており、本実施例ではクロム膜 がスパッタリングで1300人程度の厚さに形成され

【0044】従って、薄膜トランジスタTFT1、TF T2のi型半導体層ASは上下にある遮光膜BMおよび 大き目のゲート電極GTによってサンドイッチにされ、 外部の自然光やバックライト光が当たらなくなる。遮光 膜BMは各画素の周囲に格子状に形成され(いわゆるブ ラックマトリクス)、この格子で1画素の有効表示領域 が仕切られている。従って、各画素の輪郭が遮光膜BM 30 によってはっきりとし、コントラストが向上する。つま り、遮光膜BMはi型半導体層ASに対する遮光とブラ ックマトリクスとの2つの機能をもつ。

【0045】透明画素電極ITO1のラピング方向の根 本側のエッジ部分 (図2右下部分) も遮光膜BMによっ て遮光されているので、上記部分にドメインが発生した としても、ドメインが見えないので、表示特性が劣化す ることはない。

【0046】遮光膜BMは図6に示すように周辺部にも 額縁状に形成され、そのパターンはドット状に複数の開 40 口を設けた図2に示すマトリクス部のパターンと連続し て形成されている。周辺部の遮光膜BMは図6~図9に 示すように、シール部SLの外側に延長され、パソコン 等の実装機に起因する反射光等の漏れ光がマトリクス部 に入り込むのを防いでいる。他方、この遮光膜BMは基 板SUB2の縁よりも約0.3~1.0mm程内側に留 められ、基板SUB2の切断領域を避けて形成されてい

ストライプ状に形成される。カラーフィルタFILは透 明画素電極ITO1の全てを覆うように大き目に形成さ れ、遮光膜BMはカラーフィルタFILおよび透明画素 電極ITO1のエッジ部分と重なるよう透明画素電極Ⅰ TO1の周縁部より内側に形成されている。

【0048】カラーフィルタFILは次のように形成す ることができる。まず、上部透明ガラス基板SUB2の 表面にアクリル系樹脂等の染色基材を形成し、フォトリ ソグラフィ技術で赤色フィルタ形成領域以外の染色基材 を除去する。この後、染色基材を赤色染料で染め、固着 処理を施し、赤色フィルタRを形成する。つぎに、同様 な工程を施すことによって、緑色フィルタG、青色フィ ルタBを順次形成する。

【0049】《保護膜PSV2》保護膜PSV2はカラ ーフィルタFILの染料が液晶LCに漏れることを防止 するために設けられている。保護膜PSV2はたとえば アクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成さ れている。

【0050】《共通透明画素電極ITO2》共通透明画 素電極 I TO 2 は、下部透明ガラス基板 S U B 1 側に画 素ごとに設けられた透明画素電極ITO1に対向し、液 晶LCの光学的な状態は各画素電極ITO1と共通透明 画素電極ITO2との間の電位差(電界)に応答して変 化する。この共通透明画素電極ITO2にはコモン電圧 Vcomが印加されるように構成されている。本実施例で は、コモン電圧Vcomは映像信号線DLに印加される最 小レベルの駆動電圧V dminと最大レベルの駆動電圧V dmaxとの中間直流電位に設定されるが、映像信号駆動 回路で使用される集積回路の電源電圧を約半分に低減し たい場合は、交流電圧を印加すれば良い。なお、共通透 明画素電極ITO2の平面形状は図6、図7を参照され

【0051】《保持容量素子Caddの構造》透明画素電 極 I TO 1 は、薄膜トランジスタTFTと接続される端 部と反対側の端部において、隣りの走査信号線GLと重 なるように形成されている。この重ね合わせは、図4か らも明らかなように、透明画素電極 ITO1を一方の電 極PL2とし、隣りの走査信号線GLを他方の電極PL 1とする保持容量素子(静電容量素子) Caddを構成す る。この保持容量素子Caddの誘電体膜は、薄膜トラン ジスタTFTのゲート絶縁膜として使用される絶縁膜G I および陽極酸化膜AOFで構成されている。

【0052】保持容量素子Caddは走査信号線GLの第 2 導電膜 g 2 の幅を広げた部分に形成されている。な お、映像信号線DLと交差する部分の第2導電膜g2は 映像信号線DLとの短絡の確率を小さくするため細くさ れている。

【0047】《カラーフィルタFIL》カラーフィルタ

る。.....

-【0053】保持容量素子Caddの電極PL1の段差部-において透明画素電極 I TO 1 が断線しても、その段差 FILは画素に対向する位置に赤、緑、青の繰り返しで 50 をまたがるように形成された第2導電膜 d 2 および第3

(6)

特開平7-94744

10

導電膜 d 3 で構成された島領域によってその不良は補償される。

【0054】《ゲート端子部》図10は表示マトリクスの走査信号線GLからその外部接統端子GTMまでの接続構造を示す図であり、(A)は平面であり(B)は(A)のB-B切断線における断面を示している。なお、同図は図7下方付近に対応し、斜め配線の部分は便宜状一直線状で表した。

【0055】AOは写真処理用のマスクパターン、言い換えれば選択的陽極酸化のホトレジストパターンである。従って、このホトレジストは陽極酸化後除去され、図に示すパターンAOは完成品としては残らないが、ゲート配線GLには断面図に示すように酸化膜AOFが選択的に形成されるのでその軌跡が残る。平面図において、ホトレジストの境界線AOを基準にして左側はレジストで覆い陽極酸化をしない領域、右側はレジストから露出され陽極酸化される領域である。陽極酸化されたAL層g2は表面にその酸化物A1、O,膜AOFが形成され下方の導電部は体積が減少する。勿論、陽極酸化はその導電部が残るように適切な時間、電圧などを設定しての導電部が残るように適切な時間、電圧などを設定しての導電部が残るように適切な時間、電圧などを設定しての導電部が残るように適切な時間、電圧などを設定しての導電が残るように適切な時間、電圧などを設定しての違線では交差せず、クランク状に折れ曲がって交差させている。

【0056】図中AL層g2は、判り易くするためハッチを施してあるが、陽極化成されない領域は櫛状にパターニングされている。これは、Al層の幅が広いと表面にホイスカが発生するので、1本1本の幅は狭くし、それらを複数本並列に束ねた構成とすることにより、ホイスカの発生を防ぎつつ、断線の確率や導電率の犠牲を最低限に押さえる狙いである。従って、本例では櫛の根本 30に相当する部分もマスクAOに沿ってずらしている。

【0057】ゲート端子GTMは酸化珪素SIO層と接着性が良くAI等よりも耐電触性の高いCr層g1と、更にその表面を保護し画素電極ITO1と同レベル(同層、同時形成)の透明導電層d1とで構成されている。なお、ゲート絶縁膜GI上及びその側面部に形成された 導電層d2及びd3は、導電層d3やd2のエッチング 時ピンホール等が原因で導電層g2やg1が一緒にエッチングされないようその領域をホトレジストで覆っていた結果として残っているものである。又、ゲート絶縁膜40GIを乗り越えて右方向に延長されたITO層d1は同様な対策を更に万全とさせたものである。

【0058】平面図において、ゲート絶縁膜GIはその境界線よりも右側に、保護膜PSV1もその境界線よりも右側に形成されており、左端に位置する端子部GTMはそれらから露出し外部回路との電気的接触ができるようになっている。図では、ゲート線GLとゲート端子の一つの対のみが示されているが、実際はこのような対が図7に示すように上下に複数本並べられ端子群Tg(図

6、図7)が構成され、ゲート端子の左端は、製造過程 50

では、基板の切断領域CT1を越えて延長され配線SH gによって短絡される。製造過程におけるこのような短 絡線SHgは陽極化成時の給電と、配向膜ORI1のラ ピング時等の静電破壊防止に役立つ。

【0059】《ドレイン端子DTM》図11は映像信号線DLからその外部接続端子DTMまでの接続を示す図であり、(A)はその平面を示し、(B)は(A)のB-B切断線における断面を示す。なお、同図は図7右上付近に対応し、図面の向きは便宜上変えてあるが右端方向が基板SUB1の上端部(又は下端部)に該当する。

【0060】TSTdは検査端子でありここには外部回 路は接続されないが、プローブ針等を接触できるよう配 **線部より幅が広げられている。同様に、ドレイン端子D** TMも外部回路との接続ができるよう配線部より幅が広 げられている。検査端子TSTdと外部接続ドレイン端 子DTMは上下方向に千鳥状に複数交互に配列され、検 査端子TSTdは図に示すとおり基板SUB1の端部に 到達することなく終端しているが、ドレイン端子DTM は、図7に示すように端子群Td(添字省略)を構成し 基板SUB1の切断線CT1を越えて更に延長され、製 造過程中は静電破壊防止のためその全てが互いに配線S Hdによって短絡される。検査端子TSTdが存在する 映像信号線DLのマトリクスを挟んで反対側にはドレイ ン接続端子が接続され、逆にドレイン接続端子DTMが 存在する映像信号線DLのマトリクスを挟んで反対側に は検査端子が接続される。

【0061】ドレイン接続端子DTMは前述したゲート端子GTMと同様な理由でCr層g1及びITO層d1の2層で形成されており、ゲート絶縁膜GIを除去した部分で映像信号線DLと接続されている。ゲート絶縁膜GIの端部上に形成された半導体層ASはゲート絶縁膜GIの縁をテーパ状にエッチングするためのものである。端子DTM上では外部回路との接続を行うため保護膜PSV1は勿論のこと取り除かれている。AOは前述した陽極酸化マスクでありその境界線はマトリクス全体をを大きく囲むように形成され、図ではその境界線から左側がマスクで覆われるが、この図で覆われない部分には層g2が存在しないのでこのパターンは直接は関係しない。

【0062】マトリクス部からドレイン端子部DTMまでの引出配線は図8の(C)部にも示されるように、ドレイン端子部DTMと同じレベルの層d1、g1のすぐ上に映像信号線DLと同じレベルの層d2、d3がシールパターンSLの途中まで積層された構造になっているが、これは断線の確率を最小限に押さえ、電触し易いA1層d3を保護膜PSV1やシールパターンSLでできるだけ保護する狙いである。

【0063】《表示装置全体等価回路》表示マトリクス部の等価回路とその周辺回路の結線図を図12に示す。 同図は回路図ではあるが、実際の幾何学的配置に対応し 10

特開平7-94744

11

て描かれている。ARは複数の画素を二次元状に配列したマトリクス・アレイである。

【0064】図中、Xは映像信号線DLを意味し、添字 G、BおよびRがそれぞれ緑、青および赤画素に対応し て付加されている。Yは走査信号線GLを意味し、添字 1, 2, 3, …, endは走査タイミングの順序に従って 付加されている。

【0065】映像信号線X(添字省略)は交互に上側 (または奇数)映像信号駆動回路He、下側(または偶 数)映像信号駆動回路Hoに接続されている。

【0066】走査信号線Y(添字省略)は垂直走査回路 Vに接続されている。

【0067】SUPは1つの電圧源から複数の分圧した 安定化された電圧源を得るための電源回路やホスト(上 位演算処理装置)からのCRT(陰極線管)用の情報を TFT液晶表示装置用の情報に交換する回路を含む回路 である。

【0068】《保持容量素子Caddの働き》保持容量素子Caddは、薄膜トランジスタTFTがスイッチングするとき、中点電位(画素電極電位)Vlcに対するゲート 20電位変化ΔVgの影響を低減するように働く。この様子を式で表すと、次のようになる。

[0069]

Δ V Ic={Cgs/(Cgs+Cadd+Cpix)}×Δ V g ここで、Cgsは薄膜トランジスタTFTのゲート電極G Tとソース電極SD1との間に形成される寄生容量、C pixは透明画素電極ITO1 (PIX)と共通透明画素電極ITO2 (COM)との間に形成される容量、Δ V IcはΔ V gによる画素電極電位の変化分を表わす。この変化分Δ V Icは液晶L Cに加わる直流成分の原因となるが、保持容量Caddを大きくすればする程、その値を小さくすることができる。また、保持容量素子Caddは放電時間を長くする作用もあり、薄膜トランジスタTFTがオフした後の映像情報を長く蓄積する。液晶L Cに印加される直流成分の低減は、液晶L Cの寿命を向上し、液晶表示画面の切り替え時に前の画像が残るいわゆる焼き付きを低減することができる。

【0070】前述したように、ゲート電極GTは1型半 導体層ASを完全に覆うよう大きくされている分、ソー ス電極SD1、ドレイン電極SD2とのオーバラップ面 40 積が増え、従って寄生容量Cgsが大きくなり、中点電位 Vlcはゲート(走査)信号Vgの影響を受け易くなると いう逆効果が生じる。しかし、保持容量素子Caddを設 けることによりこのデメリットも解消することができ る。

[0071] 保持容量素子 Caddの保持容量は、画案の <del>書込特性から、液晶容量 Cpixに対して4~8倍(4·C</del> pix Cadd < 8·Cpix)、寄生容量 Cgsに対して8~3 2倍(8·Cgs < Cadd < 32·Cgs)程度の値に設定する。 【0072】保持容量電極線としてのみ使用される初段の走査信号線GL(Y.)は共通透明画素電極ITO2(Vcom)と同じ電位にする。図7の例では、初段の走査信号線は端子GTO、引出線INT、端子DTO及び外部配線を通じて共通電極COMに短絡される。或いは、初段の保持容量電極線Y。は最終段の走査信号線Yendに接続、Vcom以外の直流電位点(交流接地点)に接続するかまたは垂直走査回路Vから1つ余分に走査パルスY。を受けるように接続してもよい。

【0073】《製造方法》つぎに、上述した液晶表示装置の基板SUB1側の製造方法について図13~図15を参照して説明する。なお同図において、中央の文字は工程名の略称であり、左側は図3に示す画素部分、右側は図10に示すゲート端子付近の断面形状でみた加工の流れを示す。工程Dを除き工程A~工程Iは各写真処理に対応して区分けしたもので、各工程のいずれの断面図も写真処理後の加工が終わりフォトレジストを除去した段階を示している。なお、写真処理とは本説明ではフォトレジストの塗布からマスクを使用した選択露光を経てそれを現像するまでの一連の作業を示すものとし、繰返しの説明は避ける。以下区分けした工程に従って、説明する。

【0074】工程A、図13

7059ガラス(商品名)からなる下部透明ガラス基板 SUB1の両面に酸化シリコン膜SIOをディップ処理により設けたのち、500℃、60分間のベークを行なう。下部透明ガラス基板SUB1上に膜厚が1100Åのクロムからなる第1導電膜g1をスパッタリングにより設け、写真処理後、エッチング液として硝酸第2セリウムアンモニウム溶液で第1導電膜g1を選択的にエッチングする。それによって、ゲート端子GTM、ドレイン端子DTM、ゲート端子GTMを接続する陽極酸化バスラインSHg、ドレイン端子DTMを短絡するバスラインSHg、ドレイン端子DTMを短絡するバスラインSHd、陽極酸化バスラインSHgに接続された陽極酸化パッド(図示せず)を形成する。

【0075】工程B、図13

膜厚が2800人のA1-Pd、A1-Si、A1-Si-Ti、A1-Si-Ti、A1-Si-Cu等からなる第2導電膜g2をスパッタリングにより設ける。写真処理後、リン酸と 硝酸と米酢酸との混酸液で第2導電膜g2を選択的にエッチングする。

【0076】工程C、図13

写真処理後(前述した陽極酸化マスクAO形成後)、3 %酒石酸をアンモニアによりPH6.25±0.05に調 盛した溶液をエチレングリコール液で1:9に稀釈した 液からなる陽極酸化液中に基板SUB1を浸漬し、化成 電流密度が0.5mA/cm<sup>1</sup>になるように調整する(定 電流化成)。次に所定のA1,0,膜厚が得られるのに必要な化成電圧125Vに達するまで陽極酸化を行う。そ 50 の後この状態で数10分保持することが望ましい(定電

特開平7-94744

13

圧化成)。これは均一な $Al_1O_1$ 膜を得る上で大事なことである。それによって、導電膜g2を陽極酸化され、走査信号線GL、ゲート電極GTおよび電極<math>PL1上に 膜厚が1800Aの陽極酸化膜AOFが形成される。

【0077】 工程D、図14

プラズマCVD装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が2000人の窒化Si膜を設け、プラズマCVD装置にシランガス、水素ガスを導入して、膜厚が2000人のi型非晶質Si膜を設けたのち、プラズマCVD装置に水素ガス、ホスフィンガスを 10 導入して、膜厚が300人のN(+)型非晶質Si膜を設ける。

【0078】工程E、図14

写真処理後、ドライエッチングガスとしてSF.、CC 1.を使用してN(+)型非晶質Si膜、i型非晶質Si 膜を選択的にエッチングすることにより、i型半導体層 ASの島を形成する。

【0079】 工程F、 図14

写真処理後、ドライエッチングガスとしてSF。を使用して、窒化Si膜を選択的にエッチングする。

【0080】工程G、図15

膜厚が1400人のITO膜からなる第1導電膜d1をスパッタリングにより設ける。写真処理後、エッチング液として塩酸と硝酸との混酸液で第1導電膜d1を選択的にエッチングすることにより、ゲート端子GTM、ドレイン端子DTMの最上層および透明画素電極ITO1を形成する。

【0081】工程H、図15

膜厚が600人のCェからなる第2導電膜d2をスパッタリングにより設け、さらに膜厚が4000人のA1-30Pd、A1-Si、A1-Si-Ti、A1-Si-Cu等からなる第3導電膜d3をスパッタリングにより設ける。写真処理後、第3導電膜d3を工程Bと同様な液でエッチングし、第2導電膜d2を工程Aと同様な液でエッチングし、映像信号線DL、ソース電極SD1、ドレイン電極SD2を形成する。つぎに、ドライエッチング装置にCC1、SF・を導入して、N(+)型非晶質Si膜をエッチングすることにより、ソースとドレイン間のN(+)型半導体層d0を選択的に除去する。

【0082】工程1、図15

プラズマCVD装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が $1\mu$ mの窒化Si膜を設ける。写真処理後、ドライエッチングガスとしてSF。を使用した写真触刻技術で窒化Si膜を選択的にエッチングすることによって、保護膜PSV1を形成する。

【0083】《液晶表示モジュールの全体構成》図16は、液晶表示モジュールMDLの各構成部品を示す分解

科倪凶 でめる。

【0084】SHDは金属板から成る枠状のシールドケース (メタルフレーム)、LCWその表示窓、PNLは 50

液晶表示パネル、SPBは光拡散板、MFRは中間フレーム、BLはパックライト、BLSはパックライト支持体、LCAは下側ケースであり、図に示すような上下の配置関係で各部材が積み重ねられてモジュールMDLが組み立てられる。

14

【0085】モジュールMDLは、シールドケースSH Dに設けられた爪CLとフックFKによって全体が固定 されるようになっている。

【0086】中間フレームMFRは表示窓LCWに対応する開口が設けられるように枠状に形成され、その枠部分には拡散板SPB、パックライト支持体BLS並びに各種回路部品の形状や厚みに応じた凹凸や、放熱用の開口が設けられている。

【0087】下側ケースしCAはパックライト光の反射体も兼ねており、効率のよい反射ができるよう、蛍光管 BLに対応して反射山RMが形成されている。

【0088】《表示パネルPNLと駆動回路基板PCB 1》図17は、図5等に示した表示パネルPNLに映像 信号駆動回路He、Hoと垂直走査回路Vを接続した状 20 態を示す上面図である。

【0089】CHIは表示パネルPNLを駆動させる駆動ICチップ(下側の3個は垂直走査回路側の駆動ICチップ、左右の6個ずつは映像信号駆動回路側の駆動ICチップ)である。TCPは図18、図19で後述するように駆動用ICチップCHIがテープ・オートメイティド・ボンディング法(TAB)により実装されたテープキャリアパッケージ、PCB1は上記TCPやコンデンサCDS等が実装された駆動回路基板で、3つに分割されている。FGPはフレームグランドパッドであり、シールドケースSHDに切り込んで設けられたパネ状の

シールドゲースSHDに切り込んで設けられたパネ状の破片FGが半田付けされる。FCは下側の駆動回路基板PCB1と左側の駆動回路基板PCB1、および下側の駆動回路基板PCB1とを電気的に接続するフラットケーブルである。フラットケーブルFCとしては図に示すように、複数のリード線(りん青鍋の素材にSn鍍金を施したもの)をストライプ状のポリエチレン層とポリビニルアルコール層とでサンドイッチして支持したものを使用する。

【0090】《映像信号駆動回路》図18は、映像信号 40. 駆動回路を構成する駆動ICチップCHIの概略回路図 である。

【0091】同図において、液晶の超寿命化を図るため、液晶表示パネルPNLに印加される映像信号は交流化されており、V(1)、V(2)、V(3)、V(E) の電圧が印加される配線10a、10b、10c、10dがある。ここで、V(1) は正、V(2) は負、V(3) は正、V(EE) は負である。

【0092】それぞれの配線10a、10b、10c、 10dからは、上記電圧V(1)、V(2)、V (3)、V(EE)が出力トランジスタ20a、20

特開平7-94744

15

b、20c、20dを介して、図示しない液晶表示基板の映像信号入力端子の一つに入力されるようになっている。

【0093】出カトランジスタ20a、20b、20c、20dはMISトランジスタからなり、それぞれのゲート電極にはシフトレジスタ30からの出力がデコーダ40a、40b、40c、40dを介して制御電圧が印加されるようになっている。

【0094】なお、上述した構成は、液晶表示基板の他の映像信号入力端子に接続される部分においても同様の 10 構成となっている。

【0095】《出カトランジスタ》図1は、上記出カトランジスタ20a、20b、20c、20dのうちの一つを示した構成図で、同図(a)は平面図、(b)は(a)のa-a線における断面図である。

【0096】各図において、石英基板400があり、この石英基板400の主表面には、ポリシリコンからなる 半導体層401が形成されている。この半導体層401 のパターンとしては、ほぼ矩形状をなし、その長手方向 に沿って溝410が並設されて形成されている。この溝 20 410は石英基板400の主表面を露呈させて形成され、その長辺が半導体層401の短辺と平行になるよう に形成されている。

【0097】そして、該石英基板400の主表面には、 前記半導体層401、この半導体層401に形成された 溝410をも被ってゲート絶縁膜となるシリコン窒化膜 405が形成されている。

【0098】さらに、シリコン窒化膜405の表面には、ポリシリコン層からなるゲート電極402が形成され、このゲート電極402は前記各溝410のそれぞれ30を跨るように位置づけられている。なお、このゲート電極402を構成するポリシリコン層を形成した後には、たとえばn型の不純物をドーピングすることにより、前記ポリシリコン層を導電化させるとともに、前記半導体層401にソース領域、およびドレイン領域を形成するようになっている。

【0099】さらに、前記ゲート電極402の両脇に、このゲート電極402と平行に位置づけられたソース電極405、およびドレイン電極404が形成され、これらソース電極405およびドレイン電極404は、それ 40ぞれシリコン窒化膜405に設けられているスルーホールを介して前記ソース領域、およびドレイン領域に接続されている。

【0100】この実施例のように構成したMISトランジスタは、ソース領域とドレイン領域との間に形成されるチャネル層が、半導体層401に溝410が形成されることによって、そのチャネル幅に沿って複数に分割して形成されることになる。

【0101】このようにすることによって、各チャネル 層においてそのチャネル長に相当する辺部の数が増大 し、ON電流が増大することになる。

【0102】すなわち、MISトランジスタにおけるON電流は、チャネル層のチャネル長に相当する辺部に集中するという事実が判明し、チャネル幅を大きくすることよりも、上述のようにチャネル長に相当する辺部の数を増大させた方が効果的であることが判った。

【0103】このことは、MISトランジスタの占有面積を増大させることなく、複数のチャネル層を形成することができることになり、必然的にチャネル層の占有面積を小さくなることからOFF時におけるリーク電流も小さくすることができるようになる。

【0104】図22は、上述したMISトランジスタの特性を実験的に調べたグラフであり、その横軸はゲート電圧を、縦軸はドレイン電流を示している。図中、特性Aが本実施例の場合のMISトランジスタであり、特性Bが従来のMISトランジスタである。

【0105】いずれも、チャネル長Lは $6\mu$ mであり、本実施例の場合のチャネル幅は分割された(10分割)各チャネル幅が $3\mu$ mであるのに対して、従来の場合のチャネル幅は分割されていないものとして $50\mu$ mのものを対象とした。

【0106】《TCPの接続構造》図18は走査信号駆動回路Vや映像信号駆動回路He, Hoを構成する、集積回路チップCHIがフレキシブル配線基板に搭載されたテープキャリアバッケージTCPの断面構造を示す図であり、図19はそれを液晶表示パネルの、本例では映像信号回路用端子DTMに接続した状態を示す要部断面図である。

【0107】同図において、TTBは集積回路CHIの 入力端子・配線部であり、TTMは集積回路CHIの出 カ端子・配線部であり、例えばCuから成り、それぞれ の内側の先端部(通称インナーリード)には集積回路C HIのポンディングバッドPADがいわゆるフェースダ ウンボンディング法により接続される。端子TTB、T TMの外側の先端部(通称アウターリード)はそれぞれ 半導体集積回路チップCHIの入力及び出力に対応し、 半田付け等によりCRT/TFT変換回路・電源回路S UPに、異方性導電膜ACFによって液晶表示パネルP NLに接続される。パッケージTCPは、その先端部が パネルPNL側の接続端子DTMを露出した保護膜PS V1を覆うようにパネルに接続されており、従って、外 部接続端子DTM(GTM)は保護膜PSV1かパッケ ージTCPの少なくとも一方で覆われるので電触に対し て強くなる。

【0108】BF1はポリイミド等からなるベースフィルムであり、SRSは半田付けの際半田が余計なところへつかないようにマスクするためのソルダレジスト膜である。シールバターンSLの外側の上下ガラス基板の隙間は洗浄後エポキシ樹脂EPX等により保護され、バッケージTCPと上側基板SUB2の間には更にシリコー

(10)

特開平7-94744

17

ン樹脂SILが充填され保護が多重化されている。

【0109】《駆動回路基板PCB2》中間フレームM FRに保持・収納される液晶表示部LCDの駆動回路基 板PCB2は、図31に示すように、L字形をしてお り、IC、コンデンサ、抵抗等の電子部品が搭載されて いる。この駆動回路基板PCB2には、1つの電圧源か ら複数の分圧した安定化された電圧源を得るための電源 回路や、ホスト(上位演算処理装置)からのCRT(陰 極線管)用の情報をTFT液晶表示装置用の情報に変換 する回路を含む回路SUPが搭載されている。CJは外 10 部と接続される図示しないコネクタが接続されるコネク 夕接続部である。駆動回路基板PCB2とインパータ回 路基板PCB3とはバックライトケーブルにより中間フ レームMFRに設けたコネクタ穴を介して電気的に接続

【0110】駆動回路基板PCB1と駆動回路基板PC B2とは折り曲げ可能なフラットケーブルFCにより電 気的に接続されている。組立て時、駆動回路基板PCB 2は、フラットケーブルFCを180°折り曲げることに より駆動回路基板PCB1の裏側に重ねられ、中間フレ 20 ームMFRの所定の凹部に嵌合される。

【0111】上述した実施例では、半導体層をチャネル 幅に沿って複数に分割したものであるが、これに限定さ れることはなく、ゲート電極をチャネル幅に沿って複数 に分割するようにしてもよいことはいうまでもない。要 は、チャネル層がそのチャネル幅に沿って複数に分割さ れるようになればよい。

【0112】また、上述した実施例は、映像信号駆動回 路に適用されたMISトランジスタについて説明したも のであるが、これに限定されることはなく、垂直走査回 30 路に適用させるようにしてもよく、さらには、液晶表示 パネルPNLに内蔵されている薄膜トランジスタTFT にも適用できることはいうまでもない。

【0113】そして、上述した実施例では、液晶表示装 置に適用されるMISトランジスタについて説明したも のであるが、必ずしも液晶表示装置に適用されるものに 限定されることはない。

[0114]

【発明の効果】以上説明したことから明らかなように、 本発明によるMISトランジスタによれば、占有面積を 40 大きくせずに、ON特性の向上、さらにはOFF時のリ 一ク電流の発生を防止できるようになる。

#### 【図面の簡単な説明】

【図1】(a)、(b)は、この発明によるMISトラ ンジスタの一実施例を示す構成図であり、(a) は平面 図、(b)は(a)のb-b線における断面図である。

【図2】この発明が適用されるアクティブ・マトリック ス方式のカラー液晶表示装置の液晶表示部の一画素とそ

の周辺を示す要部平面図である。

を示す断面図である。

【図4】図2の4-4切断線における付加容量Caddの 断面図である。

【図5】表示パネルのマトリクス周辺部の構成を説明す るための平面図である。

【図6】図5の周辺部をやや誇張し更に具体的に説明す るためのパネル平面図である。

【図7】上下基板の電気的接続部を含む表示パネルの角 部の拡大平面図である。

【図8】マトリクスの画素部を中央に、両側にパネル角 付近と映像信号端子部付近を示す断面図である。

【図9】左側に走査信号端子、右側に外部接続端子の無 いパネル緑部分を示す断面図である。

【図10】ゲート端子GTMとゲート配線GLの接続部 近辺を示す平面と断面の図である。

【図11】ドレイン端子DTMと映像信号線DLとの接 統部付近を示す平面と断面の図である。

【図12】アクティブ・マトリックス方式のカラー液晶 表示装置のマトリクス部とその周辺を含む回路図であ

【図13】基板SUB1側の工程A~Cの製造工程を示 す画素部とゲート端子部の断面図のフローチャートであ

【図14】基板SUB1側の工程D~Fの製造工程を示 す画素部とゲート端子部の断面図のフローチャートであ

【図15】基板SUB1側の工程G~1の製造工程を示 す画案部とゲート端子部の断面図のフローチャートであ

【図16】液晶表示モジュールの分解斜視図である。

【図17】液晶表示パネルに周辺の駆動回路を実装した 状態を示す上面図である。

【図18】駆動ICチップ内の回路図である。

【図19】本発明の効果を示すグラフである。

【図20】駆動回路を構成する集積回路チップCHIが フレキシブル配線基板に搭載されたテープキャリアパッ ケージTCPの断面構造を示す図である。

【図21】テープキャリアパッケージTCPを液晶表示 パネルPNLの映像信号回路用端子DTMに接続した状 態を示す要部断面図である。

【図22】周辺駆動回路基板PCB1 (上面が見える) と電源回路回路基板PCB2(下面が見える)との接続 状態を示す上面図である。

【符号の説明】

SUB…透明ガラス基板、GL…走査信号線、DL…映 像信号線

GI…絶縁膜、GT…ゲート電極、AS…i型半導体層

SD…ソース電極またはドレイン電極、PSV…保護 膜、BM…遮光膜

【図3】図2の3-3切断線における1画素とその周辺 50 LC…液晶、TFT…薄膜トランジスタ、ITO…透明

18

(11)

特開平7-94744

# 画索電極

g、d…導電膜、Cadd…保持容量素子、AOF…陽極 酸化膜


19


AO…陽極酸化マスク、GTM…ゲート端子、DTM… ドレイン端子

SHD…シールドケース、PNL…液晶表示パネル、S PB…光拡散板、MFR…中間フレーム、BL…バック ライト、BLS…パックライト支持体、LCA…下側ケ ース、RM…パックライト光反射山、(以上添字省 略)。


【図1】

図1






【図2】




【図4】

図 4





[図20]



(12)


特開平7-94744






(13)

[図6]



【図7】




(14)


特開平7-94744

【図8】

图 8




【図9】




(15)

特開平7-94744

[図10]




【図11】




(16)

【図12】




【図13】




(17)

【図14】



【図15】




ŔИ

(18)

特開平7-94744


PGP PCB1 (国络国路基板)

PGP



PGP


-LCA (下口ケース)



(19)

特開平7-94744





# フロントページの続き

# (72)発明者 下村 繁雄

千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内

(72)発明者 與 博文

千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内

(72) 発明者 早田 浩子

千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内